Huichan Seo

서희찬 박사는 SK하이닉스에서 8년 동안 식각 전략 및 기술(Etch Strategy & Technology) 과 DRAM 전공정 패터닝(Front-End Patterning) 리더를 역임하며, 신규 식각 가스 개발, 시뮬레이션 기반 식각 기술 개발, 그리고 ISO STI, 매립형 게이트(Buried Gate) 및 High-k 메탈 게이트 식각을 포함한 DRAM 전공정 패터닝 기술을 개발하였고, 차세대 PERI 기술개발을 진행하였습니다. 서희찬 박사는 인텔에서 수석 공정 엔지니어(Senior Process Engineer)로 10년간 근무했습니다. 인텔에서 재직하는 동안 트라이게이트(Tri-Gate) 패터닝, 핀(Fin) 패터닝 및 기타 선행(Pathfinding) 프로젝트를 담당했습니다. 서희찬 박사는 3D 트랜지스터 패터닝 및 소자 성능 향상에 대한 지대한 공로를 인정받아인텔 공로상(IAA, Intel Achievement Award)을 2회 수상했습니다. 서 박사는 미국 일리노이 대학교 어바나-샴페인(University of Illinois at Urbana-Champaign)에서 재료공학 박사 학위를 취득했으며, 서울대학교에서 재료공학 학사및 석사 학위를 받았습니다.