Etch Challenges and Technology Trends
메모리와 로직 소자의 고집적화가 가속되면서 Etch 공정이 직면한 기술적 난이도는 그 어느 때보다 빠르게 높아지고 있습니다. DRAM에서는 커패시터 정전용량을 확보하기 위해 High Aspect Ratio(HAR) 구조가 더 깊고 가늘어지고 있으며, NAND Flash는 수백 단 이상의 3D 적층 구조를 한 번에 관통해야 하는 극단적 식각 요구가 발생하고 있습니다. Logic 소자 또한 FinFET에서 Gate-All-Around(GAA)로의 구조 전환이 진행되면서 복잡한 3차원 식각이 필수적으로 요구되고 있습니다. 이러한 미세화와 구조 변화는 기존 플라즈마 식각 기술만으로는 해결하기 어려운 Etch Stop, Bowing, Twisting, Uniformity 저하, 선택비 확보 어려움 등의 문제를 야기합니다. 고종횡비 구조에서는 이온 도달 한계로 인한 식각 불균일이 나타나고, 패턴 간 간격 축소로 인해 Loading Effect, Micro-trenching 등의 결함이 수율에 직접적인 악영향을 미칩니다. 결국 현대 Etch 공정은 단순한 물질 제거가 아니라 나노 단위 프로파일을 정밀하게 제어하고 손상을 최소화하는 고난도 기술로 발전하고 있으며, 업계는 이를 해결하기 위한 새로운 접근이 절실한 상황입니다.
이러한 기술적 난제를 극복하기 위해 산업계와 학계는 차세대 Etch 기술 도입에 집중하고 있습니다. 플라즈마의 생성과 이온 가속 단계를 시간적으로 분리해 제어하는 Pulsing 기술은 전하 축적을 줄여 소자 손상을 완화하고, HAR 구조에서 식각 효율을 개선하는 유력한 솔루션으로 부상하고 있습니다. 또한 Atomic Layer Etching(ALE)은 표면 개질과 제거를 반복해 원자 단위 정밀도를 구현함으로써 미세 패턴에서의 손상 최소화와 높은 선택비를 동시에 달성하는 핵심 기술로 자리 잡고 있습니다. 더불어 Cryogenic Etching은 극저온에서 공정을 수행하여 보호막 없이도 수직성을 유지할 수 있어, 3D 메모리 공정의 난제를 풀 수 있는 대안으로 주목받고 있습니다. 그러나 공정 기술 발전과 함께 반드시 고려해야 할 요소는 환경친화성입니다. 식각 공정에서 사용되는 PFC류 가스는 GWP가 매우 높아 탄소중립이 강조되는 시대에 지속 가능한 대체 기술이 필요합니다. 따라서 고성능 소자 구현과 환경 부담 저감이라는 두 가지 목표를 동시에 달성할 수 있는 친환경 Etch 기술 개발이 이제 선택이 아닌 필수 전략으로 자리잡고 있습니다.
